如何有效减少PCB走线之间的串扰

理论基础当两个电路彼此靠近时，由于电路之间的电容性（电场）和电感性（磁场）耦合，在一个电路中传播的信号将在另一个电路中感应出信号。这种现象称为串扰。
基本模型如图1所示。图1微带PCB原理图两条微带线之间的距离为s，接地平面（信号返回平面）之间的距离为d。
第一迹线（发送端）连接到振幅为VS且内部电阻为RS的可变电压源，并以电阻为RL的负载电阻器端接。对于第二条走线（接收端），近端和远端分别连接到电阻值为RNE和RFE的负载电阻器。
图2显示了上述电路布置的模型。图2微带PCB电路模型发送端线上的交流电IG会产生磁场。
由磁场引起的磁通量穿透两个导体的回路之间，从而在接收电路中感应出电压。我们通过互感LGR对此进行建模，如图3所示。
类似于图3的电感耦合电路模型，发射端线的交流电压VG在接收端线上产生电场，从而在输入端感应出电流。接收器电路。
我们通过互电容CGR对此进行建模，如图4所示。图4的电容耦合电路模型的两个耦合机制的叠加可以等效于图5所示的电路。
图5接收器电路模型为叠加，并且近端和远端电压由以下公式给出：（1a）（1b）在假设线路在VS（t）的最高有效频率分量处短路的情况下，发射端电压和电流基本恒定。可以得出结论，（2a）（2b），（3a）（3b），因此，根据上式我们知道，为了使串扰最小，我们可以减少：1）源信号Vs的变化，2）电感耦合LGR，或3）电容耦合CGR。
二，验证结果为了验证以上结论，我们进行了以下实验，实验布局如图6所示。图6实验布局图7显示了具有不同电路拓扑的PCB。
图7具有不同电路拓扑的PCB研究三种不同的电路拓扑，如表1所述。表1电路拓扑图8至10显示了发射器（干扰源）处的信号以及在电路板上感应的近端和远端电压。
接收器（敏感源）上的信号线。信号源的开路电压为1Vpp，梯形脉冲信​​号为1MHz，上升时间为100ns，下降时间为200ns，占空比为50％。
我们在场景1中进行以下观察，如图8所示。图8串扰感应电压方案1对于近端感应电压，由于上升时间是下降时间的两倍，根据公式3a，感应电压应相差两倍，且实际测量结果与理论相符。
我们还注意到这两个电压的极性相反，这也可以从公式3a得出。可以对远程感应电压进行类似的观察。
此外，由于近端电压的耦合系数（请参见公式3a）为正，因此上升期间的感应电压也为正。远端电压在上升时间内为负，表明电感耦合是相对于电容耦合的主要耦合方法（见公式3b）。
解决方案2：使接地层靠近线路，同时保持线路之间的距离不变，这主要减少了感应耦合，并导致感应电压的幅度减小。实际测量结果如图9所示。
图9串扰感应电压情况2情况3描述了情况2与地平面的距离不变，但线之间的距离增加了。如图10所示，这主要减少了电容耦合，并进一步降低了感应电压。
图10串扰引起的电压情况3串扰不仅影响信号完整性，而且增加了电磁兼容性的风险。因此，您必须在PCB设计过程中始终注意关键的信号布线方法，以免产生额外的噪声串扰。