触发器是具有两个稳定状态并具有存储功能的信息存储设备。
它是构成各种时序电路的最基本的逻辑单元，也是数字逻辑电路中重要的单元电路。
它在数字系统和计算机中具有广泛的应用。
触发器具有两个稳定状态，即“ 0”状态。
信号“ 1”和“ 1”可以在某个外部信号的作用下从一种稳定状态转变为另一种稳定状态。
该触发器具有由集成触发器和门电路组成的触发器。
有两种触发模式：电平触发和边沿触发。
D触发器在时钟脉冲CP的上升沿翻转（正跳变0→1），并且触发器的次级状态取决于CP脉冲上升沿之前D端子的状态，即是，次级状态＝ D。
因此，它具有设置0和设置1的两个功能。
由于电路在CP = 1期间具有阻塞作用，因此在CP = 1期间，D端子的数据状态会改变，这不会影响触发器的输出状态。
翻牌圈D触发器被广泛使用，可用作数字信号寄存器，移位寄存器，分频和波形发生器等。
结构D触发器（数据触发器或延迟触发器）由4个NAND门组成，其中G1和G2构成基本的RS触发器。
当电平触发的主从触发工作时，必须在上升沿之前添加输入信号。
如果在CP高电平输入期间存在干扰信号，则有可能使触发器的状态错误。
边沿触发允许在CP触发边沿之前立即添加输入信号。
这样，大大缩短了输入端子被打扰的时间，并且减少了被打扰的可能性。
边缘D触发器也被称为维持阻塞边缘D触发器。
可以通过串联连接两个D触发器来形成边缘D触发器，但是第一个D触发器的CP需要通过NOT门进行反转。
d触发器的功能是什么？ D触发器是临时存储数据的存储设备。
电路中的开关通常是MOS管或“与”门。
触发器是存储设备，并且根据输入数据，不同类型的触发器在临时存储的数据的值方面不同。
D触发器被最广泛地使用，因为存储数据是D的输入。
现在D触发器是数字集成电路中时序设计的基本组成部分。
工作原理SD和RD连接到基本RS触发器的输入端子。
它们分别是预设和清除端子，并且在低电平时处于活动状态。
当SD = 1和RD = 0（SD的非零值和RD的非零值是1，即从两个控制端口中从外部输入的电平值）时，原因是低电平是有效的），而与输入端子D无关。
在每种状态下，Q = 0，Qnot = 1，即触发器设置为0；当SD = 0和RD = 1（SD不为1，RD不为0），Q = 1，Q不等于0时，将触发器设置为1，通常将SD和RD直接设置为1，并且设置为0。
我们假设它们都添加了高电平，这不会影响电路的操作。
工作过程如下：1）当CP ＝ 0时，与非门G3和G4被阻塞，其输出Q3 ＝ Q4 ＝ 1，并且触发器的状态保持不变。
同时，由于Q3至Q5和Q4至Q6的反馈信号打开这两个门，因此可以接收输入信号D，Q5 = D，Q6 = Q5non = Dnon。
2）当CP从0变为1时，触发器翻转。
此时，G3和G4接通，其输入Q3和Q4的状态由G5和G6的输出状态确定。
Q3 = Q5非= D非，Q4 = Q6非= D。
根据基本RS触发器的逻辑功能，Q = Q3不= D。
3）触发器翻转后，CP = 1时，输入信号被阻塞。
这是因为在打开G3和G4之后，它们的输出Q3和Q4的状态是互补的，即它们之一必须为0。
如果Q3为0，则G5将被从G3输出到G5的反馈线阻塞。
输入，即被阻止。
D是通向基本RS触发器的路径；反馈线起到将触发器保持在1状态并防止触发器变为0状态的作用，因此该反馈线被称为set 1维护线和set 0阻塞线。
当Q4为0时，G3和G6被阻塞，从D端到基本RS触发的路径也被阻塞。
从Q4的输出到G6的反馈线起到将触发器保持在0状态的作用，这被称为set 0维护线。
从Q4输出到G3输入的反馈线起到防止将触发器设置为1的作用，称为set 1阻塞线。
因此，该触发常被称为延缓阻塞触发。
简而言之，触发器在正数之前接受输入信号
