随着医疗电子和无线传感器节点等应用的兴起，低功耗芯片受到越来越多的关注。这样的芯片对性能和功耗有苛刻的要求。静态随机存取存储器（SRAM）作为芯片的重要组成部分，在很大程度上影响芯片的面积和功耗，因此优化其功耗已成为优化芯片功耗的关键。本文介绍存储芯片供应商宇新电子如何使用传统方法来提高SRAM性能，该公司专注于SRAM，MRAM，PSRAM和其他存储芯片的销售和代理。 SRAM单元的数据保留功能是通过背靠背的反相器实现的。因此，为了使单元能够最稳定地保留数据，每个逆变器必须在最佳噪声容限下工作。为单个反相器获得最佳噪声容限的传统方法是先将NMOS和PMOS的沟道长度固定为最小沟道长度，然后调整NMOS和PMOS的宽度比（W，WR）以使两者匹配。驾驶能力。图1显示了在室温（25°C）下不同电压下传统尺寸调整方法的宽度比的变化趋势。从全局的角度来看，宽度比显示出随着电压降低而增加的趋势。同时，在不同的加工角度下，其生长速率也有明显差异。这种趋势的原因是，PMOS和NMOS的驱动能力之间的差距随着电压的降低而增加，并且不同的处理角度将影响该差距的值。最后，PMOS需要付出不同的面积价格以匹配NMOS在低压下的驱动能力。当电压为0.2V且处理角度为FNSP时，会出现室温下最差的宽度比。此时，该值约为93，这会占用大量面积。另外，温度对宽度比的影响不可忽略。引入温度系数后，传统的尺寸调整方法将带来如图2所示的变化。随着温度降低（80°C，25°C，-40°C），尺寸开销增加。在-40°C和80°C时，最坏的情况仍然发生在0.2V电压和FNSP工艺角度下。此时，宽度比分别达到300和45。图1室温下的宽度比随电压和工艺角度的不同而有很大变化。尺寸开销不仅会导致泄漏增加，还会影响子阈值区域内电路的功能。此外，由于在亚阈值区域中的晶体管电流与阈值具有指数关系，所以小的阈值变化会引起显着的电流变化，这导致宽度比的进一步变化。因此，为了维持亚阈值区域内的SRAM单元的噪声容忍度，传统的尺寸调整方法将使单元的反馈回路付出较大的面积成本。图2不同温度和工艺角度下宽度比的变化趋势。同时，单元的写能力受上拉晶体管和存取晶体管的相对强度影响。当使用大尺寸上拉晶体管（M2，M4）时，取晶体管（M5，M6）的尺寸将相应地增加以确保写入能力，从而增加了单元面积。因此，许多学者提出了各种解决方案：例如，在存取晶体管上增加高压字线电平，以增强晶体管的导通能力，或者降低要写入的单元的电源电压，从而使该能力成为可能。上拉晶体管的电阻被削弱。 ，从而减少了尺寸开销。然而，这两种方法需要额外的布线开销和电源电路，这将产生过多的功耗，并且还将影响SRAM阵列中半选单元的稳定性，从而导致SRAM无法稳定工作。因此，尽管外围辅助电路可以在一定程度上改善传统尺寸调整方法的弊端，但也会带来电路和功耗的开销，并引起其他问题。 q